SAK-XE164GM-72F80LAA 16-bit Flash RISC MCU Công nghệ Infineon

Tóm lại các đặc điểm

Để có cái nhìn tổng quan nhanh chóng và tham khảo dễ dàng, các tính năng của XE167xM được tóm tắt ở đây.
• CPU hiệu suất cao với đường ống năm giai đoạn và MPU
- Chu kỳ chỉ dẫn 12,5 ns ở đồng hồ CPU 80 MHz (chạy một chu kỳ)
Một chu kỳ cộng và trừ 32 bit với kết quả 40 bit
️ Xử lý một chu kỳ (16 × 16 bit)
Phân chia nền (32 / 16 bit) trong 21 chu kỳ
️ Chỉ dẫn nhân và tích lũy (MAC) một chu kỳ
️ Cải thiện các tiện ích thao tác bit Boolean
️ Thực hiện nhảy chu kỳ không
️ Các hướng dẫn bổ sung để hỗ trợ HLL và hệ điều hành
¢ Thiết kế dựa trên đăng ký với nhiều ngân hàng đăng ký biến
Hỗ trợ chuyển đổi ngữ cảnh nhanh với hai ngân hàng đăng ký địa phương bổ sung
16 Mbytes tổng không gian địa chỉ tuyến tính cho mã và dữ liệu
1024 Bytes trên chip khu vực đăng ký chức năng đặc biệt (C166 Family tương thích)
Đơn vị bảo vệ bộ nhớ tích hợp
• Hệ thống ngắt với 16 cấp độ ưu tiên cho tối đa 96 nguồn
- Các đầu vào bên ngoài có thể lựa chọn để tạo gián đoạn và đánh thức
Tốc độ lấy mẫu nhanh nhất 12,5 ns
• Chuyển dữ liệu một chu kỳ 8 kênh bị gián đoạn với Peripheral Event Controller (PEC), các con trỏ 24 bit bao gồm toàn bộ không gian địa chỉ
• Sản xuất đồng hồ từ các nguồn đồng hồ bên trong hoặc bên ngoài, sử dụng PLL trên chip hoặc prescaler
• Máy cứng CRC-Checker với Polynomial có thể lập trình để giám sát các khu vực bộ nhớ trên chip
• Các mô-đun bộ nhớ trên chip
8 Kbyte RAM dự phòng trên chip (SBRAM)
2 Kbyte RAM cổng kép trên chip (DPRAM)
¢ Tối đa 16 Kbyte dữ liệu trên chip SRAM (DSRAM)
¢ Tối đa 32 Kbytes trên chip chương trình / dữ liệu SRAM (PSRAM)
¢ Tối đa 576 Kbytes bộ nhớ chương trình trên chip (bộ nhớ Flash)
Bảo vệ nội dung bộ nhớ thông qua mã sửa lỗi (ECC)
• Các mô-đun ngoại vi trên chip
Đơn vị bộ đếm thời gian đa chức năng chung với 5 bộ đếm thời gian
- 16 kênh tổng thể mục đích thu thập / so sánh đơn vị (CAPCOM2)
️ Tối đa 4 đơn vị thu thập / so sánh để tạo tín hiệu PWM linh hoạt (CCU6x)
Hai bộ chuyển đổi A / D đồng bộ với tổng cộng 24 kênh, độ phân giải 10 bit, thời gian chuyển đổi dưới 1 μs, xử lý dữ liệu trước tùy chọn (giảm dữ liệu, kiểm tra phạm vi), phát hiện dây vỡ
- Tối đa 8 kênh giao diện hàng loạt được sử dụng như UART, LIN, kênh đồng bộ tốc độ cao (SPI), giao diện bus IIC (10 bit, 400 kbit/s), giao diện IIS
️ Giao diện MultiCAN trên chip (Rev. 2.0B hoạt động) với tối đa 128 đối tượng tin nhắn (Full CAN / Basic CAN) trên tối đa 6 nút CAN và chức năng cổng
️ Bộ hẹn giờ hệ thống trên chip và đồng hồ thời gian thực trên chip
• Tối đa 12 Mbytes không gian địa chỉ bên ngoài cho mã và dữ liệu
Các đặc điểm bus bên ngoài có thể lập trình cho các phạm vi địa chỉ khác nhau
¢ Các bus địa chỉ/dữ liệu bên ngoài nhiều hoặc không nhiều
️ Độ rộng bus địa chỉ có thể chọn
️ Độ rộng của bus dữ liệu 16 bit hoặc 8 bit
5 tín hiệu chọn chip lập trình
Hỗ trợ trọng tài xe buýt giữ và giữ-xác nhận
• Nguồn cung cấp năng lượng đơn từ 3,0 V đến 5,5 V
• Đồng hồ hẹn giờ và đồng hồ dao động có thể lập trình
• Tối đa 119 đường I/O mục đích chung
• Máy tải bootstrap trên chip
• Được hỗ trợ bởi một loạt các công cụ phát triển bao gồm trình biên dịch C, gói tập hợp macro, trình mô phỏng, bảng đánh giá, bộ gỡ lỗi HLL, mô phỏng, bộ tháo rời phân tích logic,bảng lập trình
• Hỗ trợ gỡ lỗi trên chip thông qua cổng truy cập thiết bị (DAP) hoặc giao diện JTAG
• 144-pin Green LQFP gói, 0,5 mm (19.7 mil) pitch