MCF52221CVM66 IC MCU 32BIT 128KB FLSH 81MAPBGA Phân dẫn tự do

Tổng quan

Chương này cung cấp một cái nhìn tổng quan về các tính năng vi xử lý, bao gồm các thành phần chức năng chính.

Các đặc điểm chính

Một sơ đồ khối của MCF528x và MCF521x được hiển thị trong hình 1-1.
• Static Version 2 ColdFire bộ xử lý RISC chiều dài biến
️ Hoạt động tĩnh
Địa chỉ 32 bit trên chip và đường dẫn dữ liệu
Tần số lõi bộ vi xử lý và bus lên đến 80 MHz
¢ 16 sổ đăng ký dữ liệu và địa chỉ 32 bit
ColdFire ISA_A với các tiện ích mở rộng để hỗ trợ đăng ký chỉ mục ngăn xếp người dùng và bốn hướng dẫn mới để cải thiện xử lý bit
Đơn vị tích lũy nhiều lần nâng cao (EMAC) với bốn bộ tích lũy 48 bit để hỗ trợ các thuật toán xử lý tín hiệu 32 bit
️ Mã hóa lệnh bất hợp pháp cho phép hỗ trợ mô phỏng 68K
• Hỗ trợ gỡ lỗi hệ thống
- Theo dõi thời gian thực để xác định con đường thực thi động
Chế độ gỡ lỗi nền (BDM) cho việc gỡ lỗi trong mạch
Hỗ trợ gỡ lỗi thời gian thực, với một đăng ký điểm ngắt phần cứng hiển thị cho người dùng (PC và địa chỉ với dữ liệu tùy chọn) có thể được cấu hình thành một kích hoạt 1 hoặc 2 cấp
• Bộ nhớ trên chip
Cache 2-Kbyte, có thể cấu hình chỉ với lệnh, chỉ với dữ liệu hoặc chia I/D-cache
¢ SRAM hai cổng 64Kbyte trên bus nội bộ CPU, truy cập bởi các master bus cốt lõi và phi cốt lõi
(ví dụ: DMA, FEC) với hỗ trợ nguồn điện chờ
512 Kbytes bộ nhớ Flash nối liền hỗ trợ truy cập 2-1-1-1
(256 Kbyte trên MCF5281 và MCF5214, không có Flash trên MCF5280)
Sản phẩm này kết hợp công nghệ SuperFlash® được cấp phép từ SST.
• Quản lý năng lượng
- Hoạt động hoàn toàn tĩnh với chế độ ngủ bộ vi xử lý và chế độ dừng toàn bộ chip
- Phản ứng rất nhanh với sự gián đoạn từ chế độ ngủ năng lượng thấp (phần thức dậy)
Khả năng bật/không bật đồng hồ cho mỗi thiết bị ngoại vi khi không sử dụng
• Fast Ethernet Controller (FEC) (không có sẵn trên MCF5214 và MCF5216)
Khả năng 10BaseT, nửa hoặc đầy đủ
Khả năng 100BaseT, nửa hoặc giới hạn thông lượng full-duplex
¢ On-chip truyền và nhận FIFO
DMA DMA được xây dựng trong
️ Vòng mô tả linh hoạt dựa trên bộ nhớ
️ Giao diện độc lập với phương tiện truyền thông (MII) đến máy thu (PHY)
• Mô-đun FlexCAN 2.0B
Bao gồm tất cả các tính năng hiện có của Freescale TouCAN
️ Thực hiện đầy đủ các thông số kỹ thuật giao thức CAN phiên bản 2.0B
Dữ liệu tiêu chuẩn và khung từ xa (chưa đến 109 bit)
Dữ liệu mở rộng và khung hình từ xa (chỉ dài 127 bit)
Dài lượng dữ liệu 0-8 byte
Tỷ lệ bit có thể lập trình lên đến 1 Mbit/s
️ Tối đa 16 bộ đệm tin nhắn (MB)
️ Có thể cấu hình như nhận (Rx) hoặc truyền (Tx)
Hỗ trợ thông báo tiêu chuẩn và mở rộng
Không gian message buffer (MB) không sử dụng có thể được sử dụng như không gian RAM chung
Khả năng chế độ chỉ nghe
️ Địa chỉ liên quan đến nội dung
Không có tín hiệu đọc/viết
3 hồ sơ mặt nạ lập trình
Global (đối với các MB 0-13)
Đặc biệt cho MB14
Đặc biệt cho MB15
¢ Kế hoạch truyền đầu tiên có thể lập trình: ID thấp nhất hoặc số bộ đệm thấp nhất
Thời gian đóng dấu dựa trên bộ đếm thời gian chạy tự do 16-bit
Thời gian mạng toàn cầu, đồng bộ hóa bởi một tin nhắn cụ thể
️ Chế độ I/O có thể lập trình
¢ Ngăn mặt nạ ngắt
• Ba máy phát tín hiệu không đồng bộ / đồng bộ phổ biến (UART)
️ Bộ chia 16-bit để tạo đồng hồ
¢ Ngắt logic điều khiển
¢ Ngăn mặt nạ ngắt
Hỗ trợ DMA
Các định dạng dữ liệu có thể là 5, 6, 7 hoặc 8 bit với tỷ lệ ngang, lẻ hoặc không ngang
️ Tối đa 2 bit dừng trong 1/16 gia tăng
Khả năng phát hiện lỗi
Hỗ trợ modem bao gồm các dòng yêu cầu gửi (URTS) và rõ ràng để gửi (UCTS) cho hai UART
️ Gửi và nhận bộ đệm FIFO
• Mô-đun I2C
¢ Giao diện bus giữa chip cho EEPROM, bộ điều khiển LCD, bộ chuyển đổi A/D và bàn phím
- Hoàn toàn tương thích với bus I2C tiêu chuẩn công nghiệp
Chế độ chủ hoặc nô lệ hỗ trợ nhiều chủ
️ Tạo ngắt tự động với mức có thể lập trình
• Giao diện thiết bị ngoại vi hàng loạt (QSPI)
️ Chuyển đồng bộ đầy đủ, ba dây
¢ Có tối đa bốn lựa chọn chip
Chỉ hoạt động chế độ chính
Tỷ lệ bit chủ có thể lập trình
¢ Tối đa 16 chuyển giao được lập trình trước
• Chuyển đổi từ analog sang số (QADC)
8 kênh đầu vào analog trực tiếp hoặc tối đa 18 kênh đầu vào đa phương
️ Độ phân giải 10 bit +/- 2 con số chính xác
Thời gian chuyển đổi tối thiểu 7 μS
️ Mẫu bên trong và giữ
Thời gian lấy mẫu đầu vào có thể lập trình cho các trở ngại nguồn khác nhau
2 hàng lệnh chuyển đổi với tổng cộng 64 mục
️ Các đường xếp hàng phụ có thể sử dụng cơ chế tạm dừng
Đường đợi hoàn thành và tạm dừng phần mềm gián đoạn có sẵn trên cả hai hàng đợi
Định vị hiện tại cho mỗi hàng đợi
- Các chế độ xếp hàng tự động được khởi động bởi:
️ Máy kích hoạt cạnh bên ngoài và máy kích hoạt cửa
️ Bộ đếm thời gian định kỳ / khoảng thời gian, trong mô-đun QADC [Dòng 1 và 2]
️ Chỉ thị phần mềm
¢ Quét đơn hoặc quét liên tục hàng đợi
Dữ liệu đầu ra có thể đọc được trong ba định dạng:
Không ký tên
Đơn xin xin được ký.
left-justified không ký
Các kênh analog không sử dụng có thể được sử dụng như I / O kỹ thuật số
️ Thiết lập số pin thấp được thực hiện
• Bốn bộ đếm thời gian DMA 32 bit
️ Độ phân giải 15-ns ở 80 MHz (66 MHz cho MCF5214 và MCF5216)
- Nguồn có thể lập trình cho đầu vào đồng hồ, bao gồm tùy chọn đồng hồ bên ngoài
️ Ứng dụng định dạng trước có thể lập trình
Khả năng thu nhập với cạnh kích hoạt có thể lập trình trên chân đầu vào
¢ Output-compare với chế độ lập trình cho chân đầu ra
️ Chế độ chạy tự do và khởi động lại

Khả năng kích hoạt DMA khi thu thập đầu vào hoặc so sánh tham chiếu
• Hai bộ đếm thời gian 4 kênh
4 kênh thu nhập 16 bit / đầu ra so sánh mỗi bộ đếm
️ Kiến trúc 16-bit
️ Ứng dụng định dạng trước có thể lập trình
¢ Độ rộng xung thay đổi từ microseconds đến giây
️ Bộ tích tụ xung 16 bit duy nhất
Khả năng khởi động từ bộ nhớ Flash nội bộ hoặc bộ nhớ bên ngoài có chiều rộng 8, 16 hoặc 32 bit (Tiếp tục..)