MCF5474VR266 IC MCU 32BIT ROMLESS 388PBGA N✖P USA Inc.

Mô tả

MCF5474VR266 là các vi xử lý MCF547x ColdFire®.

Đặc điểm

ColdFire V4e Core
️ Lõi xử lý siêu quy mô V4 ColdFire hạn chế
Tối đa 266 MHz tần số lõi nội bộ đỉnh (410 MIPS [Dhrystone 2.1] @ 266 MHz)
️ Kiến trúc Harvard
¢ 32Kbyte instruction cache
¢ 32Kbyte bộ nhớ cache dữ liệu
Đơn vị quản lý bộ nhớ (MMU)
️ Các bộ đệm tìm kiếm riêng biệt, 32 mục nhập, hướng dẫn liên kết hoàn toàn và dịch dữ liệu
Đơn vị dấu phẩy nổi (FPU)
️ Độ chính xác gấp đôi phù hợp với tiêu chuẩn IEE-754
8 ký hiệu ký tự động
• Trọng tài bus chính nội bộ (XLB)
¢ Giao dịch phân chia địa chỉ và dữ liệu hiệu suất cao
Hỗ trợ các chế độ đậu xe khác nhau
• Bộ điều khiển đồng bộ DRAM (SDRAM) tốc độ dữ liệu kép 32 bit (DDR)
Hoạt động 66133 MHz
Hỗ trợ DDR và SDR DRAM

¢ Cho đến bốn chọn chip cho phép tối đa một GB bộ nhớ bên ngoài
• Phiên bản 2.2 bus kết nối thành phần ngoại vi (PCI)
Hành động mục tiêu và khởi động 32 bit
Hỗ trợ tối đa 5 PCI master bên ngoài
Khả năng hoạt động 3366 MHz với bus PCI đến tỷ lệ phân chia XLB là 1:1, 1:2, và 1:4
• Bus bên ngoài đa chức năng linh hoạt (FlexBus)
Cung cấp một giao diện không dán để khởi động flash / ROM, SRAM và các thiết bị ngoại vi
¢ Có tới sáu chip được chọn
Hoạt động 33 66 MHz
• Hệ thống con I/O truyền thông
¢ Bộ điều khiển DMA 16 kênh thông minh
¢ Tối đa hai bộ điều khiển Ethernet nhanh 10/100 Mbps (FECs) mỗi bộ với 2-Kbyte riêng biệt nhận và truyền FIFO
️ Universal serial bus (USB) phiên bản 2.0 bộ điều khiển thiết bị
Hỗ trợ cho một điều khiển và sáu điểm cuối có thể lập trình, ngắt, hàng loạt hoặc đồng thời
4 Kbyte RAM FIFO điểm cuối chia sẻ và 1 Kbyte RAM mô tả điểm cuối
¢ Giao diện lớp vật lý tích hợp
- Tối đa bốn bộ điều khiển hàng loạt có thể lập trình (PSCs) mỗi người với 512 byte riêng biệt nhận và truyền FIFO cho giao diện UART, USART, modem, codec và IrDA 1.1
️ giao diện ngoại vi I2C
DMA Serial Peripheral Interface (DSPI)
• Mô-đun tăng tốc mật mã tùy chọn
Các đơn vị thi hành cho:
¢ Mã khóa DES/3DES
️ Mã khóa AES
¢ Mã dòng RC4
¢ MD5/SHA-1/SHA-256/HMAC hash
Động cơ số ngẫu nhiên
• SRAM hệ thống 32-Kbyte
¢ Cơ chế trọng tài chia sẻ băng thông giữa các thủ lĩnh xe buýt nội bộ
• Đơn vị tích hợp hệ thống (SIU)
¢ Bộ điều khiển ngắt
️ Đồng hồ đánh đồng hồ của chó canh
2 bộ đếm thời gian 32 bit báo động và ngắt máy
¢ Tối đa bốn bộ đếm thời gian 32 bit, so sánh và khả năng PWM
Các cổng GPIO đa kết nối với các chân ngoại vi
• Tính năng gỡ lỗi và thử nghiệm
Cổng ColdFire background debug mode (BDM)
Đường cổng truy cập thử nghiệm JTAG/ IEEE 1149.1
• PLL và máy phát đồng hồ
Phạm vi tần số đầu vào từ 30 đến 66,67 MHz
• Điện áp hoạt động
️ 1.5V logic nội bộ
DDR SDRAM I/O
- 3,3V PCI, FlexBus và tất cả các I/O khác
• Tiêu thụ năng lượng ước tính
️ Ít hơn 1,5W (388 PBGA)