CY7C1470V25-200BZI IC SRAM 72MBIT PARALLEL 165FBGA Công nghệ Infineon

Mô tả chức năng

CY7C1471V33 là 3.3 V, 2 M × 36 dòng đồng bộ thông qua SRAM bùng nổ được thiết kế đặc biệt để hỗ trợ không giới hạn thực sự đọc hoặc ghi lại các hoạt động không giới hạn mà không cần chèn các trạng thái chờ.CY7C1471V33 được trang bị logic No Bus Latency (NoBL) tiên tiến cần thiết để cho phép các hoạt động đọc hoặc ghi liên tiếp với dữ liệu được chuyển giao trên mỗi chu kỳ đồng hồTính năng này cải thiện đáng kể thông lượng dữ liệu thông qua SRAM, đặc biệt là trong các hệ thống đòi hỏi quá trình chuyển đổi ghi-đọc thường xuyên.

Đặc điểm

■ Kiến trúc No Bus LatencyTM (NoBLTM) loại bỏ các chu kỳ chết giữa các chu kỳ ghi và đọc
■ Hỗ trợ hoạt động xe buýt lên đến 133 MHz với trạng thái chờ không
■ Dữ liệu được chuyển qua mỗi giờ
■ Pin tương thích và tương đương chức năng với các thiết bị ZBTTM
■ Kiểm soát bộ đệm đầu ra tự động nội bộ để loại bỏ sự cần thiết phải sử dụng OE
■ Các đầu vào được đăng ký cho luồng thông qua hoạt động
■ Khả năng viết byte
■ 3.3 V/2.5 V I/O supply (VDDQ)
■ Thời gian đồng hồ đến đầu ra nhanh
- 6,5 ns (đối với thiết bị 133MHz)
■ Clock enable (CEN) pin để bật đồng hồ và ngưng hoạt động
■ Viết đồng bộ theo thời gian
■ Khả năng đầu ra không đồng bộ (OE)
■ CY7C1471V33 có sẵn trong tiêu chuẩn JEDEC không có Pb TQFP 100 pin
■ Ba chip cho phép (CE1, CE2, CE3) cho việc mở rộng chiều sâu đơn giản
■ Tính năng tắt điện tự động có sẵn bằng cách sử dụng chế độ ZZ hoặc bỏ chọn CE
■ Khả năng bùng nổ ↓ trật tự bùng nổ tuyến tính hoặc đan xen
■ Năng lượng chờ thấp